隨著生成式人工智能（AI）的持續(xù)火爆，市場對于高性能AI芯片的需求，也帶動了此類AI芯片內(nèi)部所集成的高帶寬內(nèi)存（HBM）的需求爆發(fā)。

根據(jù)市場研究機(jī)構(gòu)Gartner的預(yù)測，2023年全球HBM營收規(guī)模約為20.05億美元，預(yù)計到2025年將翻倍成長至49.76億美元，增長率高達(dá)148.2%。

作為HBM市場的領(lǐng)導(dǎo)廠商，SK海力士最新公布的2023年財報也顯示，受益于AI市場的需求，其HBM3的營收較2022年增長了5倍以上。

去年年底，韓國媒體還曾爆料稱，已分別向SK海力士和美光預(yù)付了7000億至1萬億韓元的預(yù)付款，用于訂購大量 HBM3e內(nèi)存，為其 AI 領(lǐng)域的下一代產(chǎn)品做準(zhǔn)備。

不久前美光CEO Mehrotra也曾指出，其專為AI、超級計算機(jī)設(shè)計的HBM3E預(yù)計2024年初量產(chǎn)，有望于2024會計年度創(chuàng)造數(shù)億美元的營收。Mehrotra還對分析師表示，“2024年1~12月，美光HBM預(yù)估全數(shù)售罄”。

目前HBM市場的供應(yīng)商只有SK海力士、三星、美光三家，且產(chǎn)能都比較有限。

數(shù)據(jù)顯示，在2022年HBM市場中，SK海力士占據(jù)50%的市場份額，三星占比40%，美光占比10%。

而HBM產(chǎn)能供應(yīng)上的瓶頸，也與CoWos封裝產(chǎn)能瓶頸有關(guān)，這也同樣是英偉達(dá)（NVIDIA）等的AI芯片的供應(yīng)瓶頸。

一、HBM難在哪？

HBM全稱為High Bandwidth Memory，即高帶寬內(nèi)存，與常規(guī)的DDR DRAM不同，HBM是將很多個DDR DRAM芯片堆疊在一起，然后與GPU/GPU封裝在一起，實現(xiàn)大容量、高帶寬、低延遲的DDR DRAM組合陣列。

如下圖，HBM是將多個DRAM堆疊在一起，Die之間通過TVS硅通孔和Microbump連接。DRAM下面是則是DRAM邏輯控制單元， 對DRAM進(jìn)行控制。

CPU/GPU和DRAM堆棧通過uBump和Interposer（起互聯(lián)功能的硅片）連通。Interposer再通過Bump和 Substrate(封裝基板）連通到BALL。最后BGA BALL 連接到PCB上。

正如前面所說，HBM可以帶來大容量、高帶寬、低時延、占用面積小等優(yōu)點，但是同樣也面臨著技術(shù)難度高、良率、高成本、散熱等方面的問題。

比如，HBM依賴昂貴的硅中介層和 TSV工藝來制造，并且HBM 的 2.5D 結(jié)構(gòu)會產(chǎn)生熱量，而靠近 CPU 和 GPU 的布局又會加劇這種情況。

另外，HBM走線長度短、焊盤數(shù)高，在PCB甚至封裝基板上無法實現(xiàn)密集且短的連接，因此還需要CoWoS等2.5D先進(jìn)封裝技術(shù)來實現(xiàn)。

CoWoS能以合理的成本提供更高的互連密度和更大的封裝尺寸，目前大部分HBM均使用的此項技術(shù)。

因此，無論是對于HBM來說，還是對于高性能的AI GPU來說，他們的產(chǎn)能都將受制于CoWoS產(chǎn)能。那么2024年，HBM的代工產(chǎn)能情況如何？國內(nèi)是否有國產(chǎn)化HBM及其封裝工藝的替代？

近日，知乎答主@Morris.Zhang 發(fā)文對此進(jìn)行了分析：

二、HBM芯片的代工產(chǎn)能測算

@Morris.Zhang 認(rèn)為，2024年SK海力士、美光、三星這三家的HBM產(chǎn)能會擴(kuò)產(chǎn)到75萬片/年，以12層的HBM3e當(dāng)前良率90%計算，約可切出750顆/wafer，即2024年全球總計能夠產(chǎn)出超過5600萬顆的HBM產(chǎn)能（12層 + 8層），上半年產(chǎn)能比例略小；12層HBM顆粒的渠道單價測算是$250+/顆，那么此前傳聞的英偉達(dá)斥資約13億美元預(yù)定的HBM訂單，僅能預(yù)定520萬顆，僅占2024年總產(chǎn)能的小部分。

補(bǔ)充說明：12層HBM顆粒的渠道單價測算$250+/顆，價格相比一年前略有上浮；換一個測算角度：目前在AI-HPC計算芯片上，通常6顆容量16GB的HBM3顆粒的合計成本約$1500+，相當(dāng)于$15.6/GB；換算到H100 SXM5，6顆HBM3 80GB，相當(dāng)于$18.75/GB，約占芯片物料成本的50%+。

倘若基于2024年CoWoS產(chǎn)能來算：

英偉達(dá)預(yù)定了至少約14+萬片wafer（包含臺積電12萬片以及作為第二供應(yīng)商的Amkor 2-3萬片產(chǎn)能，后者良率較低），設(shè)想平均38%良率切出450+萬顆GPU，那么每GPU搭配6片顆粒，即需要至少2700+萬顆HBM，意味著英偉達(dá)僅采購HBM都需要花費68億美元。

倘若按照2024年全球的GPU+HBM組合的產(chǎn)能來算：

截至Y24-Q4，各家CoWoS GPU產(chǎn)品的預(yù)定產(chǎn)能大約900萬顆，結(jié)合明年三家HBM原廠的擴(kuò)產(chǎn)計劃總計近6000萬顆HBM（12層為主，8層略少）；這兩份供應(yīng)數(shù)據(jù)就是吻合的。同時也說明2024年的CoWoS和HBM產(chǎn)能都是充足的。

不過雖然產(chǎn)能不缺，但是上述數(shù)據(jù)畢竟是“年度計”，很多產(chǎn)能直到Y(jié)24-Q4才會開出，而各家預(yù)定的產(chǎn)能當(dāng)然是越早越好，時效性是關(guān)鍵條件，上半年初的機(jī)會窗口更重要，倘若下半年才開始投產(chǎn)，黃花菜就涼了。

注釋 1：上述談到的CoWoS全球封裝產(chǎn)能是估算約30萬片wafer，包括臺積電27萬片 + 安靠4萬片（估算晶圓數(shù)據(jù)約有1萬誤差，且后者作為second source的Amkor良率很低）；

以及，這些晶圓流片的工藝節(jié)點都集中在5nm和3nm，因此yield%保守平均估計在最高38%，約切出900萬顆GPU die；每顆GPU搭載6片HBM顆粒是假定最小配置，如AMD MI300 GPU是搭配8片HBM顆粒。則2024年全球的HBM顆粒總需求估算為5500萬顆（12層為主）。

諸如英偉達(dá)RTX系列使用GDDR6顆粒的消費卡，不會算入CoWoS產(chǎn)能；上述的英偉達(dá)14萬片wafer是特指Hopper和B100（5nm/3nm），估算2024年英偉達(dá)HBM顆粒訂單需求是2700萬顆。

注釋 2：雖說三星也計劃導(dǎo)入全棧CoWoS，但了解到2024年可能開不出產(chǎn)能，2025年可能對三星更有利，作為同時供應(yīng)HBM和CoWoS的IDM，工藝特點和價格優(yōu)勢是顯見的。

其次，諸如UMC和GlobalFoundries等產(chǎn)線也可以做前道65nm interposer（但是這兩家的工藝節(jié)點微縮到14nm就停止了，沒有先進(jìn)制程），因此即不能代工前道的先進(jìn)工藝logic和interposer，也不能完成一條龍的CoWoS全棧。

另外，倘若Y25 INTC IFS 獨立運營，其封裝方案也值得觀望。

三、HBM及其封裝工藝的國產(chǎn)替代

－ HBM存儲顆粒的國產(chǎn)化

H100芯片的物料成本保守測算在$3300+，其中50%-60%都是HBM3（6顆粒），80GB容量花費的單位成本相當(dāng)于$18.75/GB；除了Logic Area之外的其它物料（晶圓、封裝前后、基板等物料）都是標(biāo)準(zhǔn)定價。

當(dāng)前我們看到HBM全球庫存和渠道周轉(zhuǎn)十分緊張，實際原因是供應(yīng)商僅有SK Hynix一家，恰逢AI大語言模型趨勢帶來的HBM需求高峰。

2024-2025年，三星、美光的HBM產(chǎn)能都會陸續(xù)開出，各廠提前預(yù)訂產(chǎn)能，渠道也會隨之松弛下來，屆時甚至現(xiàn)貨市場的HBM顆粒都可以直接采購，演變成DRAM現(xiàn)貨渠道的業(yè)態(tài)。

但是談到國產(chǎn)化，韓美三家內(nèi)存廠的HBM是否可以供應(yīng)給國內(nèi)？

該問題要從“三個方式”來看：

一則三家內(nèi)存廠不會直接走ToB集成合同供貨給國內(nèi)客戶，特別是某些受限的企業(yè)；

二則國內(nèi)廠商可以直接從現(xiàn)貨渠道采購HBM顆粒，進(jìn)而再適配控制器、適配I/O和邏輯封裝；

三則國內(nèi)廠商可以直接從現(xiàn)貨渠道采購DRAM顆粒，進(jìn)而再通過封裝工藝堆疊成HBM，再適配控制器、適配I/O和邏輯封裝。

針對“第二、第三種方式”做進(jìn)一步解讀：

第二種方式：單就HBM顆粒而言，目前Hynix HBM的產(chǎn)能緊張是出于供需失衡，而非出于政策限制。

因為，存儲顆粒是一種標(biāo)準(zhǔn)品SKU，無需針對顆粒本身做客戶化定制，于是這個品類就產(chǎn)生了所謂現(xiàn)貨市場。

標(biāo)準(zhǔn)現(xiàn)貨是可以通過渠道或分銷平臺正常流通的，即倘若2024年三家內(nèi)存廠的產(chǎn)能開出，則全球各區(qū)域的代理商庫存都會充足，無數(shù)的次級渠道/次級代理商都可以無限轉(zhuǎn)售；因此，只要現(xiàn)貨庫存充足、價格趨勢向好，現(xiàn)貨市場便永遠(yuǎn)可以拿貨，這是內(nèi)存顆粒的產(chǎn)業(yè)特性。

因此，倘若某些受限的國內(nèi)廠商需要HBM，而不能獲得SK海力士的合同供貨和集成定制，則可以從現(xiàn)貨市場采購，其它國內(nèi)廠商也可以效仿，即直接從現(xiàn)貨渠道采購HBM顆粒，進(jìn)而再適配控制器、適配I/O和邏輯封裝。

推測昇騰搭載的HBM就是現(xiàn)貨渠道采購的HBM或2D-DRAM顆粒，重新堆疊封裝后的產(chǎn)物（采購2D-DRAM再堆疊封裝的方式屬于“第三種方式”）。

第三種方式：相比第三種方式更多一道工序，即堆疊封裝，需要攻克幾個技術(shù)課題。國內(nèi)有1-2家專業(yè)廠商可以從事這種工作：通過從現(xiàn)貨市場采購2D-DRAM顆粒，再通過TSV垂直方向通孔、Hybrid Bonding鍵合的封裝工藝實現(xiàn)堆疊出一個HBM器件。

需要指出的是，2023年下半年，佰維存儲在東莞松山湖高新區(qū)落地了一套封裝產(chǎn)線“晶圓級先進(jìn)封測制造項目”，該廠區(qū)項目的另一個實施主體是“芯成漢奇半導(dǎo)體”（佰維持股70%），項目主題是通過TSV和混合鍵合工藝實現(xiàn)針對DRAM顆粒的多層堆疊封裝，甚至是異質(zhì)集成。

假以時日，該廠應(yīng)該可以穩(wěn)定供應(yīng)國內(nèi)部分廠商的HBM需求，甚至搭建起國內(nèi)封裝的HBM現(xiàn)貨渠道和合同定制服務(wù)，推測初代產(chǎn)品可能會在較高的線寬節(jié)點堆疊（同時受限于interposer和CoWoS），顆粒密度小一些，頻率/位寬/帶寬規(guī)格小一些，但未來可期。

還有第四種方式：自主研發(fā)HBM顆粒和器件。

國內(nèi)希望拿到三家HBM內(nèi)存原廠的HBM合同供貨和集成定制，但是受到BIS禁令限制；那么除了上述兩種方式獲得HBM內(nèi)存，還可以寄希望于自研產(chǎn)品。

國內(nèi)廠商SwaySure、長鑫都在自主研發(fā)HBM，前者進(jìn)度更快。二者都有來自臺灣的研發(fā)高管，DRAM顆粒沒問題，但目前沒有產(chǎn)品化的SKU，HBM則可能要期待2025年或更長時間。

內(nèi)存/顯存作為核心計算設(shè)備，它的自研不是由存儲廠商獨立完成，需要“現(xiàn)代計算Hierarchy的各層廠商”全部參與其中，成熟的通用主存/顯存器件需要適配主板PCB和主芯片，還有控制器、協(xié)議、底層PHY的搭配設(shè)計都很重要，因此HBM基本是與主芯片廠商同步做研發(fā)和集成的。

另外，從封裝工藝角度，產(chǎn)業(yè)化HBM的另一個阻礙在于封裝，受限于interposer和CoWoS。

－ CoW+WoS封裝的國產(chǎn)化

參考GPU芯片構(gòu)型，倘若缺少CoWoS封裝結(jié)構(gòu)，HBM都無處擺放。

目前全球可選的CoWoS產(chǎn)能供應(yīng)商有幾個類別：

其一是臺積電的CoWoS；

其二是由臺積電完成晶圓和前道interposer的制造（即CoWoS的“CoW”部分，堆疊+互連），隨后交由自家封裝廠（例如空閑的InFO產(chǎn)能）或是合作第三方OSAT封裝廠完成“on Substrate”部分，即封裝在基板上；

其三是可委托由UMC/GF生產(chǎn)interposer，隨后再送交Amkor或日月光等OSAT產(chǎn)線，委托完成“WoS”部分；

其四是三星I-Cube/H-Cube和Intel Foveros，兩家都可以完成全棧CoWoS交付；

其五是國內(nèi)也有一部分CoWoS的能力，但幾乎全部是CoW+WoS的工藝對接。

諸如UMC和GlobalFoundries等產(chǎn)線可以完成CoW部分的制造，即前道interposer，工藝節(jié)點基本在65nm（這兩家的工藝節(jié)點微縮到14nm就停止了，沒有先進(jìn)制程）；因此這類廠商即不能代工前道的先進(jìn)工藝logic和interposer，也不能完成一條龍的CoWoS全棧。

能夠獨立完成較高工藝節(jié)點、較高良率的全棧CoWoS的廠商，唯有TSMC/Samsung/INTC。

對于國產(chǎn)化的CoWoS封裝廠商，盛合晶微和通富微電都有從事Chiplet封裝，兼顧包括前道interposer的生產(chǎn)。

通富微電也在國內(nèi)和海外分別設(shè)有廠區(qū)；此前傳聞稱AMD MI300 CoWoS的封裝代工會委托給通富微電，但隨后證實是誤傳，實際情況是：AMD曾計劃將封裝的bumping工序委托給通富微電（檳城工廠），但最終沒有合作；通富微電主要是服務(wù)于國內(nèi)。盛合晶微和通富微目前還存在一些良率缺陷，拉動良率是一個緩慢的過程。

其實相比其它制造工序而言，CoWoS并沒有極度前沿的技術(shù)門檻，唯一的關(guān)節(jié)是它要保證在高微縮制程下的高良率，因為在封裝層面，倘若出品有較高的不良/失效，那么上面堆疊連接的HBM等等器件就變成無可挽回的損耗了；通過兼顧較高工藝節(jié)點和良率的，目前唯有臺積電。單就CoW+Wos產(chǎn)能而言，全球可以開出很多產(chǎn)能（尤其WoS廠商），但是能夠適用于先進(jìn)計算芯片的工藝/良率的產(chǎn)能則并不多。

出于微縮IC面積，CoWoS的方法就是在Substrate上面增加一層Si interposer，芯片依然通過覆晶方式正面朝下連接在這個中介層上；它就承擔(dān)die-die互連以及die-substrate互連。

由于interposer是按芯片工藝制造（如初代的65nm），其布線密度可以非常細(xì)密（初代<10um），die-die之間也可以堆疊更緊密。

導(dǎo)致上述良率門檻的原因是工藝：以WoS良率為例，難點主要在于其封裝的中介層尺寸應(yīng)當(dāng)有嚴(yán)格限制，即Si interposer面積需要大于其上面2個甚至多個die的尺寸之和。

然而隨著這個尺寸越來越大，CoWoS-5甚至通過一種"2-way lithography stitching approach技術(shù)"使得interposer尺寸可以擴(kuò)到2500nm2（接近3x reticle limit，6代CoWoS尺寸甚至接近4x reticle limit），那么隨之帶來的工藝風(fēng)險就是，on wafer邊緣的扭曲、接角的垂直凸變問題就會發(fā)生，導(dǎo)致封測后不良。而TSMC CoWoS工藝磨合了10幾年，積累大量knowhow，才獲得如今可靠的高良率。

對于OSAT專業(yè)封裝廠（包括Amkor/日月光等），導(dǎo)致工藝良率拉升緩慢的因素還有就是與前段interposer的分開制造，雖然CoW+WoS是合理的產(chǎn)業(yè)鏈分工，但是拉升兩者共同出品的良率需要兩家工藝同步發(fā)展。

國內(nèi)的interposer基本是由SMIC制造，再將其委托給OSAT專業(yè)封裝廠完成WoS封測；而倘若不能獲得SMIC interposer制造，也可以委托UMC/GF代工。

如今，SMIC interposer雖然做不到3nm，但可以使用7nm代替；而且SMIC的先進(jìn)封裝工序也是獨立出來，成立子公司運行。

能夠獨立完成較高工藝節(jié)點、較高良率的一條龍全棧CoWoS的廠商，唯有臺積電、三星、Intel（Logic die+interposer+CoWoS）。

未來的趨勢，可能全球大部分2.5D封裝都會是前道-后道合作的模式；前道Fab提供interposer做CoW，后道有載板的做WoS。另外，CoWoS也會更多下沉適用到其它場景，非移動裝置涉及AI-HPC的未來大部分產(chǎn)品都會依賴CoWoS封裝，2.5D/3D封裝目前來看還是Foundry相比OSAT更具優(yōu)勢。